Architettura degli Elaboratori
Dalla logica booleana alle CPU pipelined: ALU, registri, memoria, cache, MIPS/RISC-V assembly. Rielaborato dal corso UniTO (270h audio trascritto).
📚 Prerequisiti
- Matematica discreta base
- Programmazione elementare
🎯 Cosa imparerai
- Comprendere il datapath di una CPU MIPS
- Scrivere programmi in assembly RISC-V
- Analizzare hit/miss rate di cache
- Capire pipelining e hazard